台积电推出采用EUV的5nm工艺设计 密度提高1.8倍,性能提高15%

作者:未知  发布时间:2019-04-10  浏览量:869

台积电近日宣布,将基于该公司的开放式创新平台(OIP)提供完整版的5nm工艺设计制成。

据该公司称,5nm工艺已经处于风险生产阶段,针对5G人工智能市场,为下一代高端移动和HPC应用提供“新级别”的性能和功耗优化。

采用5纳米的新工艺,与公司的7纳米工艺相比,相同的Cortex-A72内核可实现1.8倍的逻辑密度和15%的速度提升。

5nm工艺采用EUV光刻(极紫外曝光)制造,与公司以前的节点相比,通过简化制造工艺和在同一发展阶段实现出色的技术成熟度,可显著提升晶圆产量。

相关新闻推荐

Copyright © 2021 广州尔兴科技有限公司 All Rights Reserved.  粤ICP备2024296616号 XML地图  微控制器 半导体元件 IPM模块 AC/DC/转换器 离线开关